# BEST AVAILABLE COPY

(19)

KOREAN INTELLECTUAL PROPERTY OFFICE

#### KOREAN PATENT ABSTRACTS

(11)Publication number:

1020020054678 A

(43) Date of publication of application: 08.07.2002

(21)Application number: (22)Date of filing:

1020000083843

28.12.2000

(71)Applicant:

HYNIX SEMICONDUCTOR INC.

(72)Inventor:

HWANG, CHANG YEON

KIM, SANG IK

(51)Int. Cl

H01L 27/108

(54) METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE

(57) Abstract:

200

PURPOSE: A fabrication method of semiconductor devices is provided to prevent a BPSG(Boron Phosphor Silicate Glass) of a cell region from being etched, by protruding plugs through an entire surface etching.

CONSTITUTION: Plugs(41) are formed by planarizing the second polycrystalline silicon layer, deposited on a semiconductor substrate (31) having a defined structure enough to fill first contact holes, using a BPSG(39) as an etch ending point. Then, the plugs(41) are protruded by selectively etching the BPSG(39) and the third photoresist(43) is then deposited on the resultant structure. At this time, the adhesive force between plugs(41) and the third photoresist(43) is increased by

performing a thermal treatment, an E-beam processing, or an ultra-violet light processing on the third photoresist (43). After forming the third photoresist pattern, the BPSG(39) of a peripheral region is etched using the third photoresist pattern as a mask. At this time, the plugs(41) prevent an etchant penetration into the BPSG(39) of a cell region, thereby restraining a void.

© KIPO 2003

Legal Status

# 공개특허 제2002-54678호(2002.07.08) 1부.

#### [첨부그림 1]

与2002-0054678

#### (19) 대한민국특허청(KR) (12) 공개특허공보(A)

(51) Int. Cl. <sup>7</sup> HOIL <i>27/</i> 108	(11) 공개번호 특2002-0054678 (43) 공개일자 2002년(7월06일
(21) 출원번호 (22) 출원일자	10~2000~0083843 2000년12월 28일
(71) 출원인	추심회사 하이닉스반도체 박종섭
(72) 当思办:	경기( <u>이 천지) 부발을 아마리</u> (산136년) 왕왕연.
	경기도미천시사용동564-7 <sup>.</sup> 감상의
(74) 대리열	경기도성남시문당구구마동77번지까치마을대우아피투101993 이불통》이정훈
의사경구 얼등	

## (54) 반도체 소지의 제조 방법

보 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 BPSB(Boron Phasohior Silicate Blass)용의 선택적인 전면 식각으로 즐러기용을 돌출시킨 후 생기 주변 영역의 BPSB용 제기 공정을 진행하므로, 생기 플러그용의 근육의 돌출은 생기 돌려기용과 감광막과의 접촉 면적이 증가되고 또한 생기 돌출된 즐러그용이 식각 정벽으로써의 역접을 하며 생가 주변 영역의 BPSB용 제기 공정시 발생되는 셀(Cell) 영역의 BPSB용 식각 현상을 방지하여 보이드(Void) 발생을 역제하므로 비트 라인(Bit line)간 단략 발생을 방지하는 등 소자의 수울 및 신뢰성을 향상시키는 특집이 있다.

#### QHS

#### £3b

#### BNIN

#### 全国型 不自身 发剪

토리 대자 로 16등 총레기술에 따른 반도체 조자의 제조 방법을 나타낸 공정 단면도

도 2는 중래의 셑 영역에 보이드가 발생되는 것을 나타낸 사진도

도 36. 내지 도 30는 본 발명의 실시 에에 따른 반도체 소지의 제조 방법을 나타낸 공정 단면도

도 4는 본 발명의 주변 명역의 PPSO를 식각 공정시 셀 명역을 나타낸 사진도

도 5분 본 발명의 셈 영역을 내타낸 사진도

소토면의 주요 부분에 대한 부호의 설명 >

11, 31 : 반도체 기판

13, 33 - 本자본리막

15, 35 : 워드 라인

17, 37 : 제 1 질화막

18,38:제2 질화막

19, 39 : BPSG∰

[21,4] [ 置出口書

23, 43 대제 3 감광막

25 (注)[三

#### 超型型 经基础 科罗

#### 발명의 목적

#### 발명이 속하는 기술보아 및 그 보아의 중래기술

보 방명은 반도체 소지의 제조 방법에 환한 것으로, 특히 BPSG(Boron Phosphor STI)cate Glass)총의 선택 적인 전면 신각으로 플러괴(Plus)총을 물출시킨 후, 상기 주변 영역의 BPSO총 제기 공청을 진행하여 소자 의 수를 및 신뢰성을 향상시키는 반도체 소지의 제조 방법에 판한 것이다.

반도체 소자는 매년 집점도의 증가 추세를 보이고 있으며, 미리한 집적도의 증가는 소자 각각의 구성 요

조·면접: 및 크기의 감소를 수반하게 되어 여러 가지 공정상의 제약이 있다.

도 16 내지 도 (는 종래 기술에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도이고, 도 2는 종래 의 법 영역에 보이도가 발생되는 것을 나타낸 사진도이다.

증래의 반도체 소지인 제조 방법은 도 16에서와 같이, 소자본리 영역에 소자본리와(13)이 형성되며 웹 (Call), 영역과 주변 영역이 정의된 반도체 기판(11)상에 제 1 산화막, 제 1 다결정 설리콘을 하는 마스 급(Hard mask)출인 제 1 골화막(17) 및 제 1 감광막(도시하지 않음)을 순치적으로 형성한다

고 후, 상기 제 1 김광악을 위드 리인(World line)마 형성월 부위에만 남도록 선택적으로 노광 및 현상한 후 상기 서 대적으로 노광 및 현상한 제 1 감광악을 마스크로 상기 제 3 집화막(17), 제 1 대접장 실리콘을 및 제 1 산화막을 선택 실각하여 상기 반도체 기판(11)상에 게이트 절면막을 개재한 위드 라인(15)을 형성한 후, 상기 제 1 감광막을 제개한다.

그리고, 전면에 석각 방지막인 제 2 결화막(18)을 형성한 후, 상기 제 2 결화막(18)상에 송간 절연막인 'PPS((boron Phosphor/STTicate (Blass)를 (19)과 제 2 감광막(도시하지 않음)을 순치적으로 형성한다.

이어, 상기 제 2 감방막을 비트 라인(Bit line) 콘택이 형생될 부위에만 제거되도록 선택적으로 노광 및 헌상한 다음, 상기 선택적으로 노광 및 헌상된 제 2 감광막을 미스크로 상기 화정을(19)을 전략 식각한 축: 상기 제 2 감광막을 제거한다.

그리고, 상기·BPS6용(19)을 '마스크로 상기 제 2 절화막(18)을 메치백(Etch-back)하며 제 1 문택품을 형성하고 상기 도출된 위도 라인(15) 일록의 반도체 기판(11) 상에 제 2 절화막 스페이서(186)를 형성한다. 그 후, 상기 제 1 문택품을 포함한 전면에 제 2 다결장 실리콘통을 형성한 후, 상기 BPS6용(19)을 식각 중립점으로 하라 기계 연마 방법에 의해 상기 제 2 다결장 실리콘통을 평탄 심각하며 들러그동(21)을 형 성한다.

도 1b에서와 같이, 상기 BPS6출(19)상에 제 3 감광막(23)를 도포한다.

그리고, 삼기 제 3 감광막(23)을 셈 영역에만 남도록 선택적으로 노광 및 현상한다

도 1cm/A와 같이, 삼기 전략적으로 또광 및 현상된 제 3 강광막(23)을 마스크로 삼기 주변 영역의 BSS 용(19)을 삼석 식각하여 제거한다.

(B)기사, 상기 BPSB홀(19)과 제 3 관람막(23)과의 접촉 불량 발생으로 주변 영역의 BPSG홀(제기 공정시, 상기 제 3 관람막(23)를 (D라 식각 용액이 셀 영역의 BPSG홀(19)에도 첨투하므로 상기 BPSG홀(19)의 측면 식각이 발생되어 도 2에서와 같이, 보이드(Void)(25)가 발생된다.

그리고, 혹속 공점으로 상기 제 3 감광막(23)을 제거한다.

#### 型型OI OI早고지 W는 기술적 3개

중래의 반도체 소자의 제조 방법은 다음과 같은 이유에 의해 소자의 수를 및 신뢰성이 저하되는 문제점이

첫째, IPSG출과 김광학과의 접촉 불량 발생으로 주변 영역의 IPSG총 제가 공정시, 상기 감광약을 따라 상 기 IPSG총의 측면 작각이 발생되어 작각 용액이 웹 영역의 IPSG홍에도 침투하므로 보이드가 발생되어 후 속 공항 중 화한 기계 연마 공정에서 슬러리(Slurry)가 상기 보이드에 제어 파티를(Perticle)이 다랑 발생되고 또한 비트 라면 형성 공정에서 상기 보이도를 따라 상기 비트 라면 형성 물질이 남게 되어 상기 비트 라면간 단락이 발생된다.

'불째' 첫째 '문제를 해결하기 위해 '삼기 BPSG용상에, HIP(High, Density Plasma) 산화막을 형성하나 상기 BPSG용의 폭면 식각을 방지하지 못한다.

첫째, 첫째 문제를 해결하기 위해 삼기 BPSG총상에 질화막을 형성하다 삼기 질화막 제거 공정이 어렵다.

[본, 발명은 《사기의 문제점을 해결하기 위해 만출한 것으로 BPSG총의 선택적인 전면 석각으로 플러그용을 돌출시킨 후 상기 주변 영역의 BPSG총 제기 공정을 진행하여 설 영역의 BPSG총 석각 현상을 방지하는 반 도체 소자의 제조 방법을 제공하는데 그 목적이 있다.

#### 발범의 구성 및 작용

본,발명의 반도제 소자의 제조 방법은 설 영역과 주변 영역이 정의된 기관상에 다수개의 워드 라인을 형성하는 단계, 전면에 심각 발자막을 형성하는 단계, 산기 식각 발자막상에 비트 라인 콘택홀을 구비한 증 가 할연막을 형성하는 단계, 산기 콘택홀을 때립하는 물러그용을 형성하는 단계, 산기 총간 철연막을 선 대적으로 전면 심각하다 산기, 설 명역의 총간 절면막 식각 보호를 위해 상기 흘러그용을 돌출시키는 단계 및 상기 주변 영역의 총간 절면막을 삼십 식각하여 제거하는 단계를 포함하여 이루어짐을 특징으로 한다.

실기와 같은 본 발명에 따른 반도체 소자의 제조 방법의 비참적한 실시 예를 청부된 도면을 참조하여 상 세히 설명하면 다음과 같다.

본 발명의 실시 예에 따른 반도체 소지의 제조 방법은 도 3m에서와 같이, 소자보리 영역에 소자보리막 (33)이 형성되며, 셀 영역과 주변 영역이 정의된 반도체 기판(31)상에 제 1 산화막, 제 1 다결정 실리콘을, 하드 마스크용인 제 1 결화막(37) 및 제기 감광막(도시하지 않음)를 순차적으로 형성한다.

고 후 상기 제 | 김광막을 워드 라인이 형성될 부위에만 남도를 선택적으로 노광 및 현상한 후 상기 전 택적으로 노광 및 현상된 제 1 김광막을 마스크로 상기 제 1 결화막(37), 제 1 다결정 실리콘증 및 제 산화막을 선택 식각하며 상기 반도체 기판(31)상에 게이트 철연막을 개제한 워드 라인(35)을 형성한 후

상기 제기 김광막을 제거한다.

그리고, 전면에 심각 방지막인 제 2 결화막(38)을 현성한 축 삼기 질화막(37)상에 흥긴 절면막인 BPSG등 (39)과 제 2 감광막(도시하지 않음)를 손차적으로 형성한다.

(0)(이), 상기 제 2 감임약을 비트 리인 콘택이 형성될 부위에만 제거되도록 선택적으로 노감 및 현상한 다음, 상기 선택적으로 노감 및 현상된 제 2 감광막을 마스크로 삼기 마SG용(39)을 선택 식각한 후, 삼기 제 2 감광막을 제거한다.

· 그리고, '삼기 : BP\$6름(39)음. 마스크로, 삼기 제 (2 · 결화막(30)음 · 에치백하며 제 1 콘택홀홀 협성하고, 삼기 · 요출된 위도 리인(35) 일속의 반도체,기관(31) · 상에 제 (2 · 결화막 스페이서(384)음 형성한다.

그 후, 상기 제 1 문백홍을 포함한 천면에 제 2 디결정 실리콘홀을 형성한 후, 상기 BPSB를(39)을 식각 증망점으로 하다 기계 연마, 방법에 의해 상기 제 2 디결정 실리콘홀을 평란 식각하며 플러크홀(4)을 형 생한다.

·도 36에서와 같이, 상기 BPSG용(39)을 선택적으로 전면 식각하여 상기 클리고용(41)을 물을 시킨다. '여기서, 상기 BP30종(39)를 간식 식각 방법 또는 습식 식각 방법으로 전면 식각할 수 있으나, 간식 식각 방법으로 식각할 경우 다음과 같다.

(소기) BFS(출(39)을 CF, (CF, CF, CF, CF, 또는 CF,의 다양의 플리머(Polymer)를 유발하는 괴탄소 함유 가 스인 제 : 심각 가스를 사용하는 건식 식각 방법으로 식각한다.

또는, 상기 BPSO용(39)을 OFF, CHF, CHF, CH, CH, CH, 또는 H의 수소를 포함하는 가스인 제 2 석각 기소를 사용하는 건식 식각 방법으로 식각한다.

또는, 상기 BPSG총(39)을 불활성 기소를 혼합한 제 3 식각 가스를 사용하는 건식 식각 방법으로 식각하기 나, 상기 제 1, 제 2, 제 3 식각 가스를 혼합한 가스를 사용하는 건식 식각 방법으로 식각한다.

도 36에서와 같이, 상기 물호된 물러그용(41)을 포함하여 전면에 제 3 감광막(43)을 도포한다.

그리고, 상기 플러그홈(41)과 제 3 감괄막(43)과의 접촉력을 즐가 시키기 위하여 성기 제 3 감괄막(43)을 열처리, E-뱀(Bean) 처리 또는 물트리-HiD(얼리트 라이트(Ultra-Violet Light) 처리를 진행한다.

이어, 상기 제 3 감광막(43)을 셀 형역에만 남도록 선택적으로 노광 및 현상한다.

도 36에서와 같이, 상기 선택적으로 노광 및 현상된 제 3 감황막(43)을 마스크로 상기 주변 영역의 BPSG 홍(39)을 HF,NH, F,DI 혼합 용역, HF,DI 혼합 용액, HF,NH, F,DI 계연활성제의 혼합 용액 또는 /HNG; CH, COOH: HF, 논합, 용맥율, 사용한 습식 식각 공정으로 석각한다.

그리고, 흐슥 공정으로 상기 제 3 감광막(43)을 제거한다.

여기서, 상기 BPSG총(39)의 습식 식각 공정시, 상기 플러그흥(41)의 플출로 상기 플러그흥(41)과 제 3 감 참막(43)과의 접촉 면적 증가이 즐기되고 또한 상기 돌출된 플러그흥(41)에 식각 장벽으로써의 역할을 하 이 상기 제 3 김광막(43)을 따라 식각 용액이 셀 영역의 BPSG총(39)에 침투되는 것을 방지하므로 도 4와 도 5에서와 같이, 셀 영역에 보이드가 발생되지 않는다.

#### 世界의 五才

본 발명의 반도체 조지의 제조 방법은 BPSG총의 선택적인 전면 식각으로 즐러그흥을 볼출시킨 후, 상기 주변 영역의 BPSG총 제기 공정을 진행하므로, 상기 즐러그흥의 물출로 상기 플러그총과 감광막과의 집혹 면적이 즐기되고 또한 상기 물활된 클러그흥이 식각 장벽으로써의 역할을 하여 상기 주변 영역의 BPSG총 제기 공정시 발생되는 웹 영역의 BPSG총 식각 현상을 받지하면 보이드 발생을 역제하므로 비트 라인간 단 릭 발생을 방지하는 등 조지의 수울 및 신뢰성을 향상시키는 효과가 있다.

### (57) 원구의 범위

#### 성구항 1

Mi 영역과 주변·영역이 정의된 기판상에 다수개의 워드 라인물·형성하는 단계:

전면에 식각 방지막을 형성하는 단계:

상기 식각 방치막상에 비트 라인 콘택홈를 구비한 총간 절연막을 형성하는 단계:

상기 콘택훈을 매립하는 출러고총을 형성하는 단계를

상기 용간 절면막을 선택적으로 전면 식각하여 상기 벨 영역의 총간 절면막 상기 플러고총을 돌출시키는 단체

상기 주변 영역의 흥간 절연만을 습실 식각하며 제거하는 단계를 포함하며 이루어짐을 특징으로 하는 반 도체 소자의 체조 방법:

#### 영구함 2

제" 1 함에 있어서 2

상기 승간 철연막을 마30층으로 형성함을 특징으로 하는 반도체 소자의 제조 방법.

#### 경구함 3

和2 例形的别从。

#### 원그하 4

제 2 항에 있어서,

상기 마SG용을 OFF, CHF, OFF, OFF, OFF, OFF, OFF, OFF CHF 보는 H의 수소를 포함하는 가스를 사용하는 건석 식과 방법으로 전면 식과함을 특징으로 하는 반도체 소지의 제조 방법

#### 성구한 5

제 2 함에 있어서:

《상기》 PSS통율 (복합성》기소를 '혼합한 '기소를 사용하는 건식 '식각 '방법으로 전면 '식각함을 특징으로 하는 ) 반도체 소자의 제조(방법)


#### 청구항 6

제 2 항에 있어서


상기 주변 영역의 BPSG총을 HFNHLE:DI 혼합 용액, HF:DI 혼합 용액, HF:DI 계면활성제의 혼합 용액 또는 HNG:DI,COOH:HF 혼합 용액을 사용한 습식 식각 공정으로 식각함을 특징으로 하는 반도체 소자의 제 조 반대


#### ED.


#### ⊊Øin




£ØIb:













# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
$\square$ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.